华成网论坛

标题: 英特尔已可在1平方毫米中塞下1亿个晶体管 [打印本页]

作者: 王兴 时间: 2017-4-1 14:33
标题: 英特尔已可在1平方毫米中塞下1亿个晶体管
来源：雷锋网

2017年04月01日

本周二，英特尔也抢了一回头条，因为芯片巨头逻辑技术部门副主席 Kaizad Mistry 宣布，他们已经有能力在 1 平方毫米中塞下 1 亿个晶体管，“绝对是行业历史上史无前例的。”对，这也可以算是个“里程碑”式的进步。在同等面积内塞入更多晶体管意味着电路设计能得到有效瘦身，不但能降低芯片制造成本，还意味着在同等体积上，芯片能获得更多功能。

　　这条“里程碑”式的新闻诞生于英特尔首届“技术与制造日”活动，在这次活动上，我们不但得以一窥芯片巨头的芯片布局和封装技术，还听到了一个振奋人心的论断——摩尔定律未死，至少对英特尔是这样的。

　　“1 平方毫米中塞下 1 亿个晶体管”只是个文艺的说法，用专业名词来讲，这就是我们早就耳闻无数次的 10nm。

　　什么？这也叫里程碑？搭载骁龙 835（10nm）的Galaxy S8 都快上市了拜托。不过，英特尔还真不服气，它认为现在友商口中的所谓 10nm 已经是用过了美图秀秀的磨皮版，掩盖了栅极间距、晶体管密度等关键指标，自家 14nm 工艺足以媲美那些所谓的 10nm 了。

　　今年一月份在总结英特尔 10nm 芯片路线图时，芯片巨头还没有公开晶体管的具体尺寸。不过本周，最终数据终于出炉了，英特尔的 10nm 节点将鳍片间距做到了 34nm，而最小金属间距则做到了 36nm（这两个数据在 14nm 节点时分别为 42nm 和 52nm）。

　　在这次活动上，Mark Bohr（工艺架构与整合资深研究员）直接换了个打法，英特尔不想再和三星、台积电玩“数字”游戏了，以后英特尔要用密度度量法来定义工艺节点。

　　如果采用这种标准来计算，英特尔最近几年都是两倍两倍的提升晶体管密度。举例来说，22nm 进化为 14nm 的时候，晶体管密度提升了 2.5 倍，14nm 进化为 10nm 时，密度则又提升了 2.7 倍。最重要的是，10nm 芯片在运算速度和功耗上有了较大进步（Bohr 更看重后者的表现）。

　　不过，英特尔这种度量方法到底能不能在整个业界推行现在还是个未知数。

　　EE Times 采访了多位业内人士，一位不具名的台积电发言人表示：“英特尔怎么算的算数让我有些晕。举例来说，它们第一代 14nm Broadwell 芯片每平方毫米有 1840 万个晶体管，但换了新的度量方式，晶体管怎么突然变成 3750 万了？英特尔是在玩文字游戏吧？”

　　因此，英特尔口中的 1 亿个晶体管还是可以挑出些刺的。不过，芯片巨头依然强调每次技术节点升级就能让同等面积下晶体管数量翻番的概念，英特尔将这种升级策略称之为“超标度”。

　　英特尔的 Ruth Brain 表示，在 14nm 芯片上，公司开始使用名为自对准双重曝光工艺（SADP）的技术。SADP 是多重成像技术的一种，通过该技术芯片就能继续用 193nm 沉浸式光刻技术生产了。

　　Brain 认为其他公司的多重曝光技术更加简单，光刻时会发生些许偏离。需要注意的是，这项技术的关键是光刻机在每次曝光时都找准同一地点，一旦出现偏差，芯片表现和良率都将受到影响，而 SADP 技术能回避这一问题。

　　在 10nm 芯片上，英特尔又用上了自对准四重曝光工艺（SAQP），未来该技术将继续用在芯片巨头的 7nm 芯片中。

　　当然，未来极紫外光刻技术（EUV）可能也会进入芯片制造领域，原本的 193nm 紫外光将缩小到 13.5nm。

　　在介绍新的技术突破时，工程师总喜欢轻描淡写期间遇到的困难。“摩尔定律有趣的地方就在于它的实现看起来命中注定，但其中的艰难很难用言语来描述，想不断突破必须有创新。”Mistry 说道。

　　Mistry 表示，眼下 FinFET 晶体管还是业内标杆，但 2011 年可能就会过时。“在芯片行业，每前进一步都非常困难，但一旦做成了，就变成了理所当然，这就是摩尔定律的魔力。”

欢迎光临华成网论坛 (http://kaseisyoji.com/)